Разработано совместно с Eco-Joom.com

Информационная безопасность

С целью поддержания высокого уровня безопасности и производительности ИУС на FPGA, должны быть решены задачи обеспечения их защиты от информационных атак и/или действий злоумышленника.

С целью повышения уровня ИБ технологии FPGA и ИУС в целом, ПАО «НПП «Радий» прикладывает значительные усилия для реализации эффективных решений, направленных на предотвращение уязвимостей к потенциальным информационным атакам, которые могут привести к нежелательным последствиям в виде копирования и изменения проекта, внедрению злоумышленных кодов и прерыванию работы.

Платформа RadICS на базе FPGA (подробно описанная в Разделе 3.6) включает шасси, содержащее несколько аппаратных модулей, в том числе модули ввода-вывода и коммуникации. Платформа включает в себя различные интерфейсы и протоколы, в том числе оптоволоконные интерфейсы и протокол дифференциальной сигнализации пониженного напряжения (LVDS) для возможности взаимного соединения модулей и шасси.

С целью решения проблем обеспечения ИБ, ПАО «НПП «Радий» рассматривает все возможные уязвимости, которые могут повлиять на конечный продукт, в том числе те, которые оказывают воздействие на процесс проектирования и разработки, и оценивает их в соответствии с их критичностью.

Следующим шагом является реализация эффективных контрмер с целью устранения указанных уязвимостей или их сокращения до уровня, приемлемого в конкретной ИУС.

Учитывая то, что критичность информационных атак зависит от приложения, стратегия обеспечения безопасности должна включать в себя все стороны, задействованные в ЖЦ приложения ИУС, а именно: производитель компонентов, разработчик и пользователь ИУС на основе FPGA.

Всесторонний анализ ИБ предполагает рассмотрение процессов разработки и эксплуатации ИУС. Уязвимости могут быть вноситься:
  • производителем микросхем FPGA в процессе их разработки, производства, упаковки и тестирования;
  • разработчиком ИУС в процессе разработки, интеграции или реализации и тестирования электронного проекта FPGA;
  • оператором ИУС (пользователем) при внесении изменений в настройки параметров ИУС в процессе эксплуатации или технического обслуживания.
Следующие факторы могут приводить к умышленному либо неумышленному внесению уязвимостей в процессе разработки ИУС на базе FPGA:
  • использование программных средств, содержащих вредоносный код, во время разработки микросхемы FPGA или электронного проекта;
  • использование IP-ядер третьих производителей при разработке электронных проектов, как в виде модулей HDL, так и скомпилированных таблиц соединений;
  • использование скомпрометированных устройств при интеграции электронных проектов в микросхему FPGA.
Производители микросхем FPGA могут уменьшить число уязвимостей посредством:
  • защиты микросхем FPGA от реверсивного проектирования, копирования или модификации, на которых основаны некоторые возможные типы атак;
  • обеспечения пользователей методиками и средствами безопасности для защиты электронных проектов FPGA от информационных атак во время разработки, функционирования или обслуживания ИУС на базе FPGA.

Еще одна проблема, связанная с обеспечением ИБ ИУС на базе FPGA, заключается в том, что производители микросхем FPGA могут не иметь собственных производственных мощностей. После проектирования и разработки микросхемы, ее производство может осуществляться на сторонних предприятиях. Такие предприятия могут вносить дополнительные уязвимости в микросхемы путем подмены проекта FPGA во время его производства. Следовательно, трассируемость и аудиты процессов производства на предприятиях играют важную роль в обеспечении ИБ и предотвращении возможных уязвимостей.

Большинство этапов ЖЦ микросхем FPGA и, соответственно, ИУС на их основе, реализуются при всестороннем использовании ИС, например, разработка печатных плат для микросхем FPGA, разработка электронных проектов FPGA, верификация и валидация. Следовательно, разработчики ИС для автоматизации проектирования также играют ключевую роль в обеспечении ИБ.

Некоторые типы потенциальных информационных атак приведены ниже:

атака методом «черного ящика». Злоумышленник подает на вход FPGA все возможные входные комбинации и документирует состояния выходов. Такой подход предоставляет потенциальную возможность осуществления реверсивного проектирования электронного проекта FPGA. На практике такой подход может оказаться нереализуем для систем со сложной логикой;

атака, направленная на считывание конфигурации FPGA. Такая атака основана на потенциальной возможности считывания конфигурации FPGA, как правило, посредством интерфейса JTAG, используемого в большинстве FPGA для отладочных целей. В последнее время, производители FPGA усовершенствовали защитные меры для ограничения доступа к конфигурации микросхемы;

клонирование. В микросхемах FPGA, основанных на технологии SRAM, файл конфигурации хранится в энергонезависимой памяти вне микросхемы. Это приводит к возможности перехвата потока данных во время загрузки конфигурации в FPGA, что в дальнейшем позволяет произвести клонирование электронного проекта такой FPGA. Защитой от угроз такого вида является шифрование потока данных при его передаче из энергонезависимой памяти в микросхему, что уже реализовано в большинстве современных микросхем FPGA;

физическая атака на FPGA, основанных на технологии SRAM. Задачей такой атаки является получение информации о физической структуре микросхемы FPGA с помощью изучения характерных областей внутри кристалла. Как правило, такие атаки нацелены на области FPGA, недоступные через каналы ввода-вывода. Для проведения атаки используются устройства, позволяющие сфокусировать пучок ионов и проверить структуру FPGA. Атаки такого вида достаточно сложно реализуемы вследствие сложности требуемого оборудования;

атака по сторонним каналам. Такие атаки ставят целью получение информации о производительности микросхемы FPGA и ее физических параметрах, таких как энергопотребление, время выполнения и электромагнитные поля. Анализ таких сигнатур позволяет заполучить информацию об электронном проекте. Задачи сбора и обработки такой информации являются весьма нетривиальными. Тем не менее, известны сложные методики, требующие проведения лишь нескольких измерений в процессе выполнения атаки системы.

Все вышеприведенные типы атак требуют сложного и тщательного анализа данных на основе полученной косвенной информации. Следовательно, сам по себе факт получения злоумышленником таких данных не гарантирует успешного восстановления исходного электронного проекта FPGA.

Несмотря на вышеизложенные уязвимости и меры защиты от них, технология FPGA имеет определенные преимущества для обеспечения ИБ, а именно:

  • функционирование ИУС на основе FPGA не требует наличия операционной системы, которая может быть целью потенциальных информационных атак;
  • не существует известных вирусов и вредоносных программ, разработанных для проведения атак всевозможных конфигураций на основе кода HDL;
  • платформы на основе FPGA имеют простой и структурированный дизайн, поэтому процессы их верификации и валидации с большей вероятностью позволяют обнаружить наличие потенциально вредоносных закладок и угроз;
  • физический доступ к микросхемам FPGA также строго контролируется. Например, код HDL расположен во флеш-памяти (в отдельной микросхеме) и, в режиме функционирования, доступ к нему строго ограничен, что существенно снижает возможность несанкционированной модификации;
  • программирование и перепрограммирование FPGA может быть осуществлено только через специальный интерфейс. Возможность модификации кода управляющей логики через обычное устройство хранения данных или коммуникационное устройство ограничена (как, например, в случае атаки Stuxnet, который представляет собой компьютерный червь, обнаруженный в июне 2010 года и который предположительно был создан для атаки ядерных установок в Иране; Stuxnet поразил промышленные системы управления компании Siemens посредством операционной системы Microsoft Windows; это была первая обнаруженная вредоносная программа, разрушающая промышленные системы, которая использовала руткит программируемого логического контроллера (PLC)).

ИУС производства ПАО «НПП «Радий» применяются для большого множества атомных приложений. В большинстве случаев такие системы состоят из множества модулей, объединенных посредством шасси, и в каждом из модулей использованы микросхемы FPGA, в качестве основных вычислителей. Внешние интерфейсы обеспечиваются посредством специальных изолированных соединений между модулями шасси, в то время как интерфейсы, внешние по отношению к шасси систем, обеспечивают надежные соединения с целью предотвращения несанкционированного доступа.

Реконфигурирование микросхем FPGA возможно посредством физически защищенных интерфейсов и использования парольного доступа. Программное обеспечение, которое используется в процессе конфигурации и верификации, также защищено паролем.

ПАО «НПП «Радий» предоставляет всем пользователям ИУС пакет рекомендаций и руководств с целью реализации административных и физических контрмер, включая следующие:

  • управление доступом к оборудованию;
  • обеспечение невозможности подключения или использования любых устройств, в том числе использующихся для настройки, во время эксплуатации системы;
  • предотвращение нецелевого использования средств и устройств, использующихся для настройки;
  • внедрение процедур, необходимых для обеспечения и верификации соответствия параметров настройки требуемым значениям, а также исключения влияния человеческой ошибки.

Свяжитесь с нами

Служба проектной поддержки
T: +38 (0522) 37-33-28
F: +38 (0522) 37-33-28
Приемная (для связи по общим вопросам)
T: +38 (0522) 37-30-20
E: Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.

ПАО «НПП «Радий»

Является новатором в области разработки и установки информационно-управляющих систем на базе FPGA для АЭС и исследовательских реакторов.

Рассылка новостей

Хотите получать новости о деятельности ПАО «НПП «Радий», загрузите нашу рассылку здесь или зарегистрируйтесь, чтобы Вас добавили в наш список рассылки.

Подписка на рассылку новостей